НОУ ІНТУЇТ | лекція | Основи схемотехнической реалізації ЕОМ

Порядок проектування комбінаційних схем

При проектуванні схем, що виконують ту чи іншу логічну функцію, необхідно забезпечити мінімізацію апаратних витрат на реалізацію цих схем, а також у багатьох випадках необхідно скоротити номенклатуру використовуваних логічних елементів. Остання вимога реалізується шляхом вибору відповідної системи елементів. В даний час основні серії інтегральних логічних схем включають в себе елементи, складові певний функціонально повний логічний базис, а також додаткові елементи, що реалізують часто зустрічаються логічні функції [1] . Як функціонально повних базисів використовуються, як правило, одноелементні базиси "І-НЕ" або "АБО-НІ".

Розглянемо етапи проектування комбінаційних логічних схем на одноелементна базисі "І-НЕ" без використання будь-яких додаткових логічних елементів на прикладі проектування однорозрядного комбінаційного суматора. Такий акумулятор є основою побудови многоразрядной підсумовує схеми, яка виконує операції над числами, представленими в тому чи іншому коді.

Приклад виконання операції підсумовування чисел, представлених в зворотному коді:

Xок = 0.1011

Yок = 1.0110

+0.1011

1.0110

+1.0.0001

_______1

0.0010

З прикладу видно, що в кожному розряді відбувається підсумовування відповідних розрядів операндів і перенесення, що надходить з попереднього розряду (для молодшого розряду - циклічний перенос з знакового розряду). При цьому виробляється значення суми в цьому розряді і перенесення в наступний розряд.

Умовно-графічне позначення елемента, що виконує ці дії, наведено на Мал. 13.4 .

Мал.13.4.

Умовно-графічне позначення одноразрядого сумматора

Розглянемо основні етапи проектування такої схеми.

Етап 1. Вивчення функцій, виконуваної проектованої схемою, в канонічному вигляді, тобто у вигляді таблиці істинності або однієї з скоєних нормальних форм записи. Зазвичай на цьому етапі функцію легше описати таблицею істинності. Так як проектується двухвиходная логічна схема, то необхідно представити таблицю істинності для кожного її виходу ( табл. 13.6 ).

Таблиця 13.6. Входи Виходи Xi Yi Pi Si Pi + 1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Етап 2. Мінімізація логічної функції. На цьому етапі можна використовувати будь-які методи мінімізації [5] . Специфіка мінімізації многовиходних функцій - необхідність отримання пристрою, що має мінімальний загальний склад обладнання, тобто слід проводити мінімізацію однієї функції з урахуванням можливого використання частини отриманого обладнання для мінімізації іншої функції. У нашому прикладі не будемо розглядати цю особливість і проведемо автономну мінімізацію кожної функції. Мінімізацію логічних функцій можна проводити різними методами: методом Квайна, його модифікацією - методом Квайна - Мак-Класки, методом діаграм Вейча. Метод діаграм Вейча зручно використовувати для мінімізації функцій від невеликого (до чотирьох) числа змінних. Діаграма Вейча для функції Si представлена ​​в табл. 13.7 .

Таблиця 13.7. Діаграма Вейча для функції суми однорозрядного сумматора yi yi xi 0 1 0 1 xi 1 0 1 0 pi pi pi

З діаграми видно, що мінімальна діз'юнктівная нормальна форма для функції суми однорозрядного сумматора збігається з її досконалою диз'юнктивній нормальною формою:

Діаграма Вейча для функції Pi + 1 представлена ​​в табл. 13.8 .

Таблиця 13.8. Діаграма Вейча для функції перенесення однорозрядного сумматора yi yi xi 1 1 1 0 xi 0 1 0 0 pi pi pi

Мінімальна діз'юнктівная нормальна форма для цієї функції має вигляд:

Етап 3. Переклад функції в базис, в якому буде будуватися схема. В обраному варіанті це базис "Штрих Шеффера":

Етап 4. Складання схеми на елементах, що реалізують функції обраного базису. Для більш наочного відображення цього етапу вище позначені номери елементів, які будуть реалізовувати ту чи іншу частину функції. Отримані схеми представлені на ріс.13.5 і 13.6 .

Мал.13.5.

Схема, що реалізує функцію суми однорозрядного сумматора
Мал. 13.6. Схема, що реалізує функцію перенесення однорозрядного сумматора